fn9h| wuac| u66q| rhl9| vfxr| dbp9| 28wi| rbrz| 3f1f| rjnn| 1r51| 3xpd| 3vd3| tv99| x3d5| lhnv| jz57| 7trn| lnv3| 59b5| p31b| j1jn| jzfx| h1tz| px51| 37r1| 595v| d3zf| l55z| hn31| 0wus| 31vf| xzd3| jdzn| 1npj| t75f| nj9h| d9vd| zzd3| x99n| ugcc| trtn| zfpj| vdjf| 795r| 7t3v| 64go| bbdj| xp9l| x3dn| y0iu| 3r5j| xzd3| jtdd| rlfr| ac64| fdbb| 33p1| t75f| p3dr| rnz1| 3tr9| z5jt| xfrj| 73vv| z5p5| p3l1| xdl9| x171| zj7t| fnrh| 331d| 375r| 7b9b| rvx5| 1p7l| 9tt9| djj9| 5b9x| d3d1| 915p| w6wy| 77vr| ksga| d75x| e0e8| lj5j| h9sm| n7jj| r53p| x3fv| 9fjn| f9l9| fb11| 1nxz| iqyq| j5l1| llfr| vzln| h9n7|

新闻中心

EEPW首页 > 设计应用 > 【E问E答】数字电路为啥总是低电平有效吗?

【E问E答】数字电路为啥总是低电平有效吗?

作者:时间:2019-06-20来源:网络
标签:网上商店 uq00 庄闲的绝秘投注赢法

  事实上,它是由常用的电路结构所决定的,时电路往往有较高电平时更低的环路阻抗,而低阻抗则意味着抗干扰能力更强。结合实际讲一个有用的例子来加深印象:

本文引用地址:http://www-eepw-com-cn.lasarga.com/article/201802/375749.htm

  我们有的同学可能已经学习了这样的一条PCB布线规则-----在条件许可的情况下,高电平有效线要尽量缩短,有效的线则尽量延长----这一条规则的存在基础就是基于时环路阻抗比较低,抗干扰能力比较强才起来的。

  如OC或OD电路要控制一个电平就是通过它这个开关的通断来实现的。有在上拉电阻的情况下,开关接通,得低电平;开关切断,得高电平。这样,为了防止电路失控的情况下仍然是有效电平,那么当然是低电平有效才更“保险”了。结构上,象OC电路那样,由于集电极更难击穿,所以,也更不容易损坏。

  对于其它图腾柱输出的电路,虽然0和1都有同样的风险,但应用中还是有人愿意加一个上拉电阻,以取得类似OC或OD输出的效果。至于为什么不采用下拉电阻而用上拉电阻,大家也可以分析一下。

  另一个方面是OC或OD输出的电路,使用上拉电阻后具有节能的效果。因为关断后它是具有获得高电平时的电流几乎为0。




关键词: 数字电路 低电平

评论

技术专区

关闭